Patrick Lampl

Patrick Lampl absolvierte das Bachelorstudium "Elektronik und Technologiemanagement" sowie das Masterstudium
"Advanced Electronic Engineering" an der FH Joanneum und ist dort seit 2014 sowohl in der Lehre als auch in der
angewandten Forschung tätig. Zusätzlich war er drei Jahre bei Silicon Austria Labs (SAL) als Projektleiter in der
Division Power Electronics tätig.

Sein fachlicher Schwerpunkt ist das Design digitaler Schaltungen für programmierbare Logikbausteine (FPGAs) sowie
die Architektur und Programmierung von Rechenwerken, insbesondere auf Basis der offenen RISC-V Befehlssatzarchitektur.
Darüber hinaus gilt sein Interesse Open-Source-Toolchains für den digitalen Entwurf, dessen Simulation und der FPGA-Entwicklung.

Ein weiterer Schwerpunkt liegt in der Hochschullehre und Didaktik. Er hat die Hochschuldidaktische Weiterbildung (HDW)
erfolgreich abgeschlossen und engagiert sich für eine praxisnahe und methodisch fundierte Vermittlung technischer Inhalte.
Darüber hinaus führt er verschiedene Vorlesungen sowohl im Bachelor- als auch im Masterstudium durch und betreut
Projekt-, Bachelor- und Masterarbeiten.

Publikationen

• F. Pöchmüller, P. Lampl and R. Petrella, "Hybrid High-Resolution Digital PWM Based on SERDES & Clock-Phase-Switching Methods," 2026 IEEE Applied Power Electronics Conference and Exposition (APEC), San Antonio, TX, USA, 2026, pp. 1604-1610, doi: 10.1109/APEC51134.2026.11517004.


• V. Chani, P. Lampl, R. Petrella, S. S. Guduguntla and C. Steger, "Accurate Cyclic Synchronization on Bandwidth-Limited Data Links for Hard Paralleling of Power Electronic Converters," 2025 IEEE Energy Conversion Conference Congress and Exposition (ECCE), Philadelphia, PA, USA, 2025, pp. 1-7, doi: 10.1109/ECCE58356.2025.11260329.

F&E Projekte

• OBELICS - https://www.fh-joanneum.at/projekt/obelics/


• FIT4BA - https://projekte.ffg.at/projekt/3014958


• JPEC - https://www.fh-joanneum.at/projekt/joanneum-power-electronics-center/


• Diverse Auftragsprojekte